Αρχική Σελίδα ΠροϊόνταLED Display Ενότητα

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

καλής ποιότητας SMD οθόνη LED για τις πωλήσεις
καλής ποιότητας SMD οθόνη LED για τις πωλήσεις
Ναι, ικανοποιώ με τις οθόνες οδηγήσεων αυτού του Leeman πωλητών, τέλειες. - L.A. Meijs, MBA, Vegas, Ηνωμένες Πολιτείες, οθόνες LLC των οδηγήσεων

—— Ο κ. Richard

Η μεγάλη ποιότητα σε μια προσιτή τιμή και μια άριστη υπηρεσία κοστουμιών από τους λαούς Leeman, οποιοδήποτε πρόβλημα είναι έγκαιρη που λύνεται. - Μεξικό, τεχνολογία DMX των οδηγήσεων

—— Ο κ. PEDRO ΙΗΣΟΥΣ CONDE

Ευτυχείς να χτίσουν τη μακροπρόθεσμη συνεργασία με τους ανθρώπους Leeman, είναι πολύ πολύ επαγγελματικοί, τους εμπιστευόμαστε - ΥΠΕΡ ΟΔΗΓΗΜΕΝΟ ΕΛΑΦΡΥ UK ΕΠΕ.

—— Ο κ. Paul Grady

Σας συστήνουμε έντονα τηλεοπτική οθόνη τοίχων των οδηγήσεων Leeman, τέλεια προϊόντα - Γαλλία, Ευρώπη. Winlight οδηγήσεων διεθνές.

—— Ο κ. Marc OSSWALD

Συστήνω αυτόν τον πωλητή Leeman και δίνω 5 αστέρια, την ποιότητα ύψους και τη γρήγορη παράδοση. - Χιλή, LTDA των οδηγήσεων GRUPO 3G.

—— Ο κ. Marcelo Gaete Crichton

Ανυπομονούμε να χτίσουμε μια μακροπρόθεσμη σχέση με την τεχνολογία επίδειξης Leeman που περιορίζεται. - Ουκρανία, LEDStyle.

—— Ο κ. Vasyliy Melnik

Ο συνεργάτης μου και επισκέφτηκα το εργοστάσιο Leeman σε 20ο - 25 Ιουλίου, το περιβάλλον του εργαστηρίου είναι πολύ καλό. - Γερμανία, τεχνολογία διαφήμισης LEDALL.

—— Ο κ. Mohammed Abahssain

Η επίδειξη των οδηγήσεών σας λειτουργεί άριστο και τις κυβερνήσεις μας είναι πολύ ικανοποιημένη με τις οθόνες σας. - Κολούμπια, AlfaCom SAS, ομάδα.

—— Ο κ. Jorge Gomez Torres

Είμαι Online Chat Now

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Κίνα ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών προμηθευτής

Μεγάλες Εικόνας :  ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Λεπτομέρειες:

Τόπος καταγωγής: Κίνα
Μάρκα: Leeman
Πιστοποίηση: UL CE ROHS ISO2000 ETL SGS SAA Fcc EMC
Αριθμό μοντέλου: PH3 επιτροπή των RGB οδηγήσεων

Πληρωμής & Αποστολής Όροι:

Ποσότητα παραγγελίας min: 1 μονάδα ή PC 1
Τιμή: Negotiation (Good price)
Συσκευασία λεπτομέρειες: κιβώτιο χαρτοκιβωτίων ή ξύλινη περίπτωση
Χρόνος παράδοσης: 1-3 εργάσιμες ημέρες
Όροι πληρωμής: L/C, T/T, Western Union, Paypal, πιστωτική κάρτα, MoneyGram, VISA, MasterCard, μετρητά
Δυνατότητα προσφοράς: 50,000 μονάδες το μήνα
Λεπτομερής Περιγραφή Προϊόντος
η ενότητα μέγεθος: 160x160 ή 320x160 ή 256x256 ή 192x192 ή 256x128 Ψήφισμα: 32x32 εικονοκύτταρα εικονοκυττάρων 64x32
Λάμψη: Περισσότερο από 2500nits Τάση εισόδου: DC5V
Τύπος ανίχνευσης: 1/2 ή 1/4 ή 1/8 ή 1/16 ή 1/32Scan φρέσκο ποσοστό: ≥ 2400Hz
Τύπος LED: SMD2121 SMD3528 SMD3535 SMD2727 SMD5050 MTTF: >100.000 ώρες

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Το πιό πρόσφατο πρόγραμμά μου χρησιμοποιεί το Μαύρο και ένα Xilinx λιτά 6 LX9 FPGA BeagleBone για να οδηγήσει μια μήτρα των RGB οδηγήσεων 32×32.

 

 

Αυτό το πρόγραμμα με επιτρέπει να επιδείξω τα δροσερά και ενδιαφέροντα σχέδια σε μια μήτρα 32×32 RGB LEDs. Αυτά είναι 1024 RGB τσιπ LEDs ή 3072 μεμονωμένων οδηγήσεων που πρέπει να ελεγχθούν! Παρά να προσπαθήσω να ελέγξω όλο το LEDs στο λογισμικό μόνο ή χρησιμοποιώντας μια από τις προγραμματίσημες σε πραγματικό χρόνο μονάδες του BBB (PRU), αποφάσισα να χρησιμοποιήσω την ΚΜΕ για να παραγάγω τα σχέδια και να χρησιμοποιήσω το FPGA για να χειριστώ το βαρέων καθηκόντων στόχο το LEDs.

Η χρησιμοποίηση του FPGA για να αναζωογονήσει το LEDs με αφήνει με σχεδόν 100% του BBB ΚΜΕ διαθέσιμου για να παραγάγει τα σχέδια και με επιτρέπει να εφαρμόσω το χρώμα 12 μπιτ αναζωογονεί το ποσοστό του 200Hz. Ένα 200Hz αναζωογονεί το ποσοστό δεν έχει κανένα αντιληπτό τρεμούλιασμα και αποτρέπει η τις γραμμές ανίχνευσης από την παρουσίαση όταν φωτογράφιση ή η μαγνητοσκόπηση της επιτροπής. Μια χαρακτηριστική εφαρμογή λογισμικού χρώματος 12 μπιτ που χρησιμοποιεί τη PRU για να αναζωογονήσει τις επιτροπές αναζωογονεί μόνο σε 50 σε 60Hz.

Η κατοχή της ΚΜΕ ελεύθερης να υπολογίσει τα σχέδια παρά να αναζωογονηθεί η επίδειξη με επιτρέπει να παραγάγω μερικά μάλλον περίπλοκα σχέδια που ειδάλλως να μην είναι δυνατά. Αυτή τη στιγμή το πιό περίπλοκο και ενδιαφέρον σχέδιο είναι θόρυβος χωρίς ραφή περιτύλιξης Perlin αλλά άλλα διάφορα αφηρημένα σχέδια, ζωντανεψοντα GIFs, το κείμενο, κ.λπ., μπορούν να επιδειχθούν.

Ο θόρυβος χωρίς ραφή περιτύλιξης Perlin που τρέχει στα εικονοκύτταρα 50Hz το 1024 απαιτεί 102.400 τρισδιάστατους υπολογισμούς θορύβου Perlin ανά δευτερόλεπτο. Η χρησιμοποίηση της κινητής υποδιαστολής math χωρίς τη βελτιστοποίηση μεταγλωττιστών, αυτό καίει γρήγορα μέσω των κύκλων BBB ΚΜΕ. Με προσπάθησε για να αναζωογονήσει την επιτροπή η χρησιμοποίηση ενός μικρού ενσωματωμένου επεξεργαστή όπως ένα Arduino, δεν θα είχα το εύρος ζώνης ΚΜΕ διαθέσιμο για και να υπολογίσω αυτό το περίπλοκο σχέδιο και να αναζωογονήσω την επίδειξη.

 

Για να χτίσω αυτό το πρόγραμμα, χρησιμοποίησα έναν μαύρο πίνακα SOC BeagleBone αποθεμάτων, έναν πίνακα ValentFX LogiBone FPGA με ένα Xilinx λιτά 6 LX9 FPGA, μια επιτροπή των RGB οδηγήσεων 32×32 από SparkFun, και μερικά καλώδια αλτών από τη ρομποτική Pololu. Ο πίνακας LogiBone FPGA ήταν μια βήτα μονάδα που αποκτήθηκε μέσω της εκστρατείας Kickstarter τους. Για να χτίσω και να μιμηθώ το FPGA, χρησιμοποίησα τα ελεύθερα εργαλεία Xilinx WebPack. Όντας ελεύθερα, τα εργαλεία Xilinx WebPack επιτρέπουν hobbyists (ή καθένα μικρά σχέδια οικοδόμησης) για να μιμηθούν, να συνθέσουν, να χαρτογραφήσουν, και να τοποθετήσουν και να καθοδηγήσουν τον κώδικα για ένα επίλεκτο σύνολο συσκευών Xilinx.

Μιλώντας για την προσομοίωση, το κάνετε! Το πρώτο -πρώτο αρχείο κομματιών φόρτωσα στον πίνακα FPGA που εργάστηκε ο πρώτος -πρώτος χρόνος που τον φόρτωσα εκτός από το ότι είχα μια εικόνα καθρεφτών στην επίδειξη από να τροφοδοτήσω τα RGB στοιχεία την επίδειξη δεξιά προς τα αριστερά αντί από αριστερά προς δεξιά. Αντέστρεψα τη διαταγή, έτρεξα ένα άλλο sim, και έχτισα ένα άλλο μέρος. Bingo. Δεύτερη δοκιμή. Τελειότητα.

Μετά από να χτίσω όλα και να πάρω όλα για να εργαστώ, έκανα μια σύντομη τηλεοπτική επίδειξη του προγράμματος, έγραψα ένα πλήρες σεμινάριο στον τρόπο με τον οποίο καθένα με το Μαύρο BeagleBone, έναν πίνακα LogiBone FPGA, και μια επιτροπή των οδηγήσεων μπορεί να ξαναδιπλώσει τα αποτελέσματα, κατόπιν εφόρτωσα όλους τον απαραίτητους κώδικα και τα αρχεία στο github. Κατωτέρω είναι οι συνδέσεις με τον κώδικα, το σεμινάριο, και το βίντεο.

Εισαγωγή

Σε αυτό το πρόγραμμα, διασυνδέουμε μια επιτροπή των RGB οδηγήσεων SparkFun ή Adafruit 32x32 σε έναν μαύρο πίνακα BeagleBone χρησιμοποιώντας το Xilinx λιτά 6 LX9 FPGA στον πίνακα LogiBone FPGA. Το υλικό για αυτό το πρόγραμμα είναι σχετικά εύκολο σε κατασκεύασμα-δίκαια 16 σήματα στοιχείων συνδέει την επιτροπή των οδηγήσεων με τον πίνακα LogiBone FPGA. Η πολυπλοκότητα αυτού του προγράμματος βρίσκεται συνήθως στο RTL και το λογισμικό.

 

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 1. Η επιτροπή των RGB οδηγήσεων με ένα τυχαίο αστράφτοντας σχέδιο σύνδεσε με τον πίνακα LogiBone FPGA και μερικές άλλες εικόνες επιτροπής δειγμάτων.

Απαραίτητο υλικό

Τα ακόλουθα στοιχεία υλικού απαιτούνται:

  • Επιτροπή των RGB οδηγήσεων SparkFun ή Adafruit 32x32
    Αυτή η επιτροπή περιέχει 1024 RGB LEDs που τακτοποιείται σε μια μήτρα 32x32. Οι στήλες οδηγούνται χρησιμοποιώντας τα πολυάριθμα σύνολα καταλόγων μετατόπισης και οι σειρές οδηγούνται, δύο σειρές τη φορά, χρησιμοποιώντας έναν αποκωδικοποιητή διευθύνσεων 4 μπιτ. Η επιτροπή οδηγείται στο 1/16th κύκλο καθήκοντος και πρέπει να αναζωογονηθεί συνεχώς για να επιδείξει μια εικόνα.

  • Μαύρος ΚΜΕ πίνακας W USB BeagleBone ή παροχή ηλεκτρικού ρεύματος +5VDC
    Θα χρειαστείτε έναν μαύρο ΚΜΕ πίνακα BeagleBone και μια παροχή ηλεκτρικού ρεύματος +5VDC για το. Μπορείτε είτε να χρησιμοποιήσετε ένα καλώδιο USB για να τροφοδοτήσετε τον πίνακα από τον υπολογιστή σας είτε έναν προσαρμοστή δύναμης USB είτε να χρησιμοποιήσετε ένα χωριστό +5VDC, ΤΑΥΤΌΤΗΤΑ 2.1mm, κέντρο-θετικός προσαρμοστής εναλλασσόμενου ρεύματος.

  • Πίνακας LogiBone FPGA
    Ο πίνακας FPGA περιέχει ένα Xilinx λιτά 6 LX9 FPGA. Το FPGA περιέχει 32 κριούς φραγμών 18kbit. Θα χρησιμοποιήσουμε δύο από τους κριούς φραγμών ως απομονωτές πλαισίων για να κρατήσουμε τις RGB τιμές εικονοκυττάρου που επιδεικνύονται στην επιτροπή. Οι δύο PMOD-συμβατοί συνδετήρες Digilent θα χρησιμοποιηθούν για να συνδέσουν με την επιτροπή των οδηγήσεων.

  • Τα καλώδια αλτών ή ο προσαρμοστής PMOD--επίδειξης επιβιβάζονται για να συνδέσουν το FPGA με την επίδειξη
    Αρχικά, χρησιμοποίησα τα αρσενικός--θηλυκά καλώδια αλτών για να συνδέσω την επιτροπή. Αυτό επέτρεψε σε με για να συνδέσει τον πίνακα LogiBone FPGA άμεσα με την επιτροπή επίδειξης των οδηγήσεων χωρίς χρησιμοποίηση του καλωδίου κορδελλών που περιλήφθηκε με την επίδειξη. Εάν να έχοντας μόνο τα αρσενικός--αρσενικά καλώδια αλτών, θα πρέπει να χρησιμοποιήσετε το καλώδιο κορδελλών 16 θέσης που περιλαμβάνεται με την επίδειξη ως προσαρμοστής για να συνδέσει με τις αρσενικές καρφίτσες στο τέλος επίδειξης των καλωδίων αλτών.
    Μια πολύ καθαρότερη, μακροπρόθεσμη λύση είναι να χρησιμοποιηθεί αυτός ο πίνακας και το καλώδιο κορδελλών 16 θέσης που περιλαμβάνεται με την επιτροπή των οδηγήσεων για να κάνει τη σύνδεση από τον πίνακα LogiBone FPGA στο συνδετήρα εισαγωγής της επίδειξης. Χρησιμοποίησα επίσης τα τελικές καλώδια και οι κατοικίες για να συνδέσω το FPGA και την επιτροπή. Δεν συμπάθησα αυτήν την λύση επειδή τα τελικά καλώδια, όταν εγκαθίσταται σε έναν συνδετήρα κατοικίας 2x8, απαίτησε πάρα πολλή δύναμη για να παρεμβάλει επάνω και να αφαιρέσει από το συνδετήρα στοιχείων της επίδειξης.

  • +3.3V παροχή ηλεκτρικού ρεύματος, 2.0A ονομαστικό, αιχμή 4.0A
    Κατά τη διάρκεια της κανονικής λειτουργίας, η επίδειξη θα σύρει το πολύ-πολύ για 2A του ρεύματος. Εάν «χρονοτριβήσετε» αναζωογονήστε με ένα όλος-άσπρο σχέδιο που επιδεικνύεται, οι δύο σειρές που ανάβουν θα σύρουν για 3.8A. Ένα μικρό 3.3V, παροχή ηλεκτρικού ρεύματος υπολογιστών γραφείου 3.0A όπως αυτό από Mouser θα είναι ικανοποιητικό κατά τη διάρκεια της κανονικής λειτουργίας. Θα πρέπει να παρέχετε το σκοινί δύναμης ownIEC60320 σας C13 που χρησιμοποιεί με αυτόν τον προσαρμοστή.
    Αυτές οι επιτροπές μπορούν επίσης να οργανωθούν από +5V αντί 3.3V. Θα πάρετε τα πιό ανοιχτά πράσινα, τα πιό ανοιχτά μπλε, και τα λιγότερο-κόκκινα λευκά εάν οδηγούνται από +5V αντί +3.3V. Θα τραβήξετε επίσης για 15% το περισσότερες ρεύμα και χρήση για 65% περισσότερη δύναμη σε +5V αντί +3.3V. Εάν χρησιμοποιείτε έναν ανεφοδιασμό +5V, να είστε πρόσθετος προσεκτικός για να μην συνδέσει τυχαία τον πίνακα LogiBone FPGA με το συνδετήρα παραγωγής της επίδειξης.

  • Θηλυκός προσαρμοστής γρύλων ΣΥΝΕΧΩΝ βαρελιών (προαιρετικός)
    Ένας θηλυκός προσαρμοστής γρύλων ΣΥΝΕΧΩΝ βαρελιών θα κάνει τη σύνδεση της επιτροπής με την παροχή ηλεκτρικού ρεύματος πολύ ευκολότερη. Εάν δεν έχετε έναν προσαρμοστή, μπορείτε πάντα να κόψετε, να συνδέσετε, να συγκολλήσετε, και η θερμότητα συρρικνώνεται τις συνδέσεις μεταξύ της παροχής ηλεκτρικού ρεύματος και της οδηγημένης επιτροπής.

Απαραίτητο λογισμικό

  • Το απόθεμα ValentFX LogiBone Ubuntu χτίζει το W η ενότητα πυρήνων LogiBone logibone__dm.ko και logi_loader
    Μεταφορτώστε και ακολουθήστε τις οδηγίες για να εγκαταστήσετε εδώ την εικόνα LogiBone Ubuntu προεπιλογής σε μια κάρτα SD.
  • Λογισμικό Xilinx ISE WebPack
    Εάν θέλετε να χτίσετε το αρχείο κομματιών FPGA οι ίδιοι ή να προσαρμόσετε το Verilog για να οδηγήσετε περισσότερες επιτροπές ή να προσθέσετε άλλη λειτουργία συνήθειας (όπως ένας συνεπεξεργαστής για να βοηθήσει να υπολογίσει τα δύσκολα σχέδια εικονοκυττάρου), θα πρέπει να μεταφορτώσετε και να εγκαταστήσετε το λογισμικό Xilinx ISE WebPack. Οι οδηγίες είναι εδώ. Εάν θέλετε μόνο να χρησιμοποιήσετε το αρχείο κομματιών προεπιλογής FPGA, μπορείτε να πηδήσετε την εγκατάσταση του λογισμικού Xilinx ISE WebPack.
  • Αποθήκη επιτροπής GIT των οδηγήσεων του Glen
    Τέλος, θα πρέπει να κλωνοποιήσετε την αποθήκη GIT μου στο http://github.com/bikerglen/beagle στο Μαύρο BeagleBone σας. Αυτή η αποθήκη περιέχει το κωδικό πηγής Verilog για το FPGA, ένα αρχείο κομματιών prebuilt, και το κωδικό πηγής C++ για την επίδειξη μερικών σχεδίων επίδειξης στην επιτροπή. Οι οδηγίες για τη μεταφόρτωση ή την κλωνοποίηση και τη χρησιμοποίηση της αποθήκης παρουσιάζονται αργότερα.

Θεωρία της λειτουργίας

Αυτό το σύστημα έχει τρία σημαντικά συστατικά: η επιτροπή των οδηγήσεων, ο κώδικας FPGA, και ο κώδικας C++. Εξετάστε κάθε ενός από αυτά τα τρία σημαντικά συστατικά λεπτομερώς.

Η επιτροπή των οδηγήσεων

Υλικό επιτροπής οδηγήσεων

Η επιτροπή των οδηγήσεων περιέχει 1024 RGB LEDs που τακτοποιείται σε μια μήτρα 32 σειρών και 32 στηλών. Κάθε οι RGB οδηγήσεις περιέχουν τα τσιπ των χωριστών κόκκινων, πράσινων, και μπλε οδηγήσεων που συγκεντρώνονται μαζί σε μια ενιαία συσκευασία. Η επίδειξη υποδιαιρείται οριζόντια σε δύο μισά. Το τοπ μισό αποτελείται από 32 στήλες και 16 σειρές. Το κατώτατο μισό αποτελείται επίσης από 32 στήλες και 16 σειρές.

Οι στήλες της επίδειξης οδηγούνται από ένα σύνολο οδηγών και οι σειρές της επίδειξης οδηγούνται από ένα άλλο σύνολο οδηγών. Για να φωτίσουν οδηγήσεων, οι οδηγοί και για τη στήλη και για τη σειρά για εκείνες τις οδηγήσεις πρέπει να ανοιχτούν. Για να αλλάξουν το χρώμα οδηγήσεων, τα κόκκινα, πράσινα, και μπλε τσιπ σε κάθε συσκευασία των οδηγήσεων ελέγχονται χωριστά και έχουν τους οδηγούς στηλών τους. Το σχήμα 2 κατωτέρω είναι μια σχηματική αντιπροσώπευση της οργάνωσης οδηγών στηλών και σειρών της επίδειξης.

 

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 2. Στήλη επιτροπής των RGB οδηγήσεων και οργάνωση οδηγών σειρών.

Η επιτροπή περιέχει έξι σύνολα οδηγών στηλών τρία για το τοπ μισό της επίδειξης και τρία για το κατώτατο σημείο. Κάθε οδηγός έχει 32 αποτελέσματα. Οι τρεις οδηγοί για την κορυφή της επίδειξης οδηγούν τα κόκκινα, πράσινα, και μπλε τσιπ σε κάθε μια από τις 32 στήλες LEDs στις σειρές 0 έως 15 της επιτροπής. Οι τρεις οδηγοί για το κατώτατο σημείο της επίδειξης οδηγούν τα κόκκινα, πράσινα, και μπλε τσιπ σε κάθε μια από τις 32 στήλες LEDs στις σειρές 16 έως 31 της επιτροπής.

Κάθε ένας από τους οδηγούς έχει μια τμηματική εισαγωγή στοιχείων, μια εισαγωγή απαλοιφής, έναν κατάλογο μετατόπισης, και έναν παράλληλο κατάλογο παραγωγής όπως φαίνεται κατωτέρω στο σχήμα 3. Το στοιχείο παρόν στην τμηματική εισαγωγή στοιχείων μετατοπίζεται στον κατάλογο μετατόπισης χρησιμοποιώντας το σήμα SCLK. Αφότου έχει μετατοπιστεί μέσα μια ολόκληρη σειρά των στοιχείων στον κατάλογο μετατόπισης, το σήμα ΣΥΡΤΩΝ χρησιμοποιείται για να μεταφέρει τη σειρά των στοιχείων εικονοκυττάρου από τον κατάλογο μετατόπισης στον παράλληλο κατάλογο παραγωγής. Εάν λίγο στην παραγωγή ο κατάλογος είναι ένα “1” και η εισαγωγή απαλοιφής είναι, ο οδηγός για εκείνη την στήλη θα επιτραπεί διαφορετικά, ο οδηγός θα κλειθεί. Το στοιχείο μετατοπίζεται από τη σωστή άκρη της επίδειξης στην αριστερή άκρη της επίδειξης. Με άλλα λόγια, το πρώτο κομμάτι που μετατοπίζεται μέσα θα επιδειχθεί στην αριστερή άκρη της επίδειξης και το τελευταίο κομμάτι που μετατοπίζεται μέσα θα επιδειχθεί στο δικαίωμα.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 3. Λειτουργία οδηγών στηλών για την εισαγωγή στοιχείων R0 και τα τοπ-μισά κόκκινα αποτελέσματα στηλών. Υπάρχουν δύο περισσότερο από αυτούς τους καταλόγους μετατόπισης στην κορυφή της επίδειξης για τις τοπ-μισές πράσινες και μπλε στήλες και τρεις περισσότερο στο κατώτατο σημείο για τις κατώτατες κατά το ήμισυ κόκκινες, πράσινες, και μπλε στήλες.

Οι κόκκινοι, πράσινοι, και μπλε οδηγοί στηλών για το τοπ μισό της επίδειξης είναι συνδεμένοι αντίστοιχα με τις εισαγωγές στοιχείων R0, G0, και B0. Οι κόκκινοι, πράσινοι, και μπλε οδηγοί στηλών για το κατώτατο μισό της επίδειξης είναι συνδεμένοι αντίστοιχα με τις εισαγωγές στοιχείων R1, G1, και B1. Και οι έξι από τους τριανταδυάμπιτους οδηγούς μοιράζονται κοινό SCLK, το ΣΎΡΤΗ, και τα ΚΕΝΆ σήματα.

Οι σειρές οδηγούνται χρησιμοποιώντας τέσσερα μπιτ διευθύνσεων και έναν αποκωδικοποιητή διευθύνσεων. Η εισαγωγή διευθύνσεων τέσσερις-κομματιών στους οδηγούς σειρών αποκωδικοποιείται και οι δύο οδηγοί σειρών που αντιστοιχούν σε εκείνη την διεύθυνση θα ανοιχτούν. Όταν το Α [3:0] είναι 0, οι σειρές 0 και 16 της επίδειξης ανοίγονται. Όταν το Α [3:0] είναι 1, οι σειρές 1 και 17 της επίδειξης ανοίγονται. Συνεχίζεται αυτό το σχέδιο έως ότου Α [3:0] είναι 15 και οι σειρές 15 και 31 ανοίγονται.

Εκτός από τη σειρά και τη λογική και τους οδηγούς στηλών, η επίδειξη έχει μια εισαγωγή απαλοιφής. Αυτή η εισαγωγή συνδέεται πιθανότατα με τους οδηγούς στηλών. Όταν το σήμα απαλοιφής βεβαιώνεται, όλα τα εικονοκύτταρα κλείνονται και η επίδειξη θα είναι μαύρη. Όταν το σήμα απαλοιφής είναι, οι εξετασμένες σειρές και οι στήλες θα οδηγηθούν και τα αντίστοιχα εικονοκύτταρα φωτισμένος. Για να επιδείξουν μια εικόνα χωρίς το τρεμούλιασμα και, όλα αυτά τα τη σήματα πρέπει να χρησιμοποιηθούν και να τοποθετηθούν διαδοχικά κατάλληλα κατά οδήγηση της επιτροπής.

Οδήγηση της επιτροπής

Η επίδειξη πολλαπλασιάζεται και έχει τον κύκλο καθήκοντος a1/16th. Αυτό σημαίνει ότι όχι περισσότεροι από μια σειρά από τα 16 στο τοπ μισό της επίδειξης και μια σειρά από τα 16 στο κατώτατο μισό της επίδειξης είναι πάντα φωτισμένοι αμέσως. Επιπλέον, οι οδηγήσεις μπορούν μόνο να είναι κλειστοί επάνω ή. Εάν και η σειρά και η στήλη για οδηγήσεις ανοίγονται, η θέληση των οδηγήσεων είναι φωτισμένη διαφορετικά, η θέληση των οδηγήσεων είναι κλειστή.

Για να επιδείξει μια εικόνα, η επιτροπή των ολόκληρων οδηγήσεων πρέπει να ανιχνευθεί αρκετά γρήγορα έτσι ώστε εμφανίζεται να επιδεικνύει μια συνεχή εικόνα χωρίς τρεμούλιασμα. Για να επιδείξει τα διαφορετικά χρώματα και τα διαφορετικά επίπεδα φωτεινότητας, η φωτεινότητα των τσιπ των κόκκινων, πράσινων, και μπλε οδηγήσεων μέσα σε κάθε συσκευασία των οδηγήσεων πρέπει να ρυθμιστεί με την ποικιλία του χρονικού διαστήματος ότι κάθε τσιπ των οδηγήσεων είναι ανοικτό ή μακριά μέσα σε έναν ενιαίο κύκλο ανανέωσης.

Η βασική διαδικασία που χρησιμοποιείται για να αναζωογονήσει την επίδειξη κατά τη χρησιμοποίηση του χρώματος κομμάτι-ανά-εικονοκυττάρου τρία (κάποιο δάγκωσε για το κόκκινο κάποιος δάγκωσε για πράσινο και κάποιος δάγκωσε για το μπλε) είναι ο ακόλουθος:

  1. Μετατοπίστε τα στοιχεία εικονοκυττάρου για τη σειρά 0 στους τοπ οδηγούς στηλών και τα στοιχεία εικονοκυττάρου για τη σειρά 16 στους οδηγούς κατώτατων στηλών χρησιμοποιώντας το R0, G0, B0, R1, G1, και τις εισαγωγές στοιχείων B1 και το σήμα ρολογιών μετατόπισης SCLK.
  2. Βεβαιώστε το σήμα απαλοιφής στο κενό η επίδειξη.
  3. Θέστε τη διεύθυνση που εισάγεται σε 0.
  4. Κλείστε το περιεχόμενο των καταλόγων μετατόπισης των οδηγών στηλών με το μάνταλο στους καταλόγους παραγωγής των οδηγών στηλών χρησιμοποιώντας το σήμα ΣΥΡΤΩΝ.
  5. Deassert το σήμα απαλοιφής στις σειρές 0 και 16 επίδειξης.
  6. Περιμένετε κάποιο σταθερό χρονικό διάστημα.
  7. Επαναλάβετε τη διαδικασία για κάθε ένα από τα ζευγάρια των σειρών στην επίδειξη.
  8. Επαναλάβετε την ολόκληρη διαδικασία τουλάχιστον 100 έως 200 φορές για να αποτρέψετε ανά δευτερόλεπτο το τρεμούλιασμα.

Η ανωτέρω διαδικασία χρησιμοποιεί μια δάγκωσε ανά χρώμα των οδηγήσεων. Αυτό θα σας δώσει οκτώ πιθανά χρώματα: μαύρος τα αρχικά χρώματα κόκκινα, πράσινα, και μπλε τα δευτεροβάθμια χρώματα κυανά, ροδανιλίνης, και κίτρινα και λευκό.

Για να επιδείξει τα περισσότερα χρώματα και επίπεδα φωτεινότητας η ανωτέρω τεχνική τροποποιείται για να χρησιμοποιήσει τη δυαδικά κωδικοποιημένη διαμόρφωση. Στη δυαδικά κωδικοποιημένη διαμόρφωση, κάθε εικονοκύτταρο είναι ελεγχόμενη χρησιμοποίηση περισσότερο από ένα ενιαίο κομμάτι ανά χρώμα ανά εικονοκύτταρο. Το χρονικό διάστημα που κάθε τσιπ των κόκκινων, πράσινων, και μπλε οδηγήσεων είναι είναι έπειτα ποικίλο αναλογικά στις κόκκινες, πράσινες, και μπλε τιμές του εικονοκυττάρου.

Στη δυαδικά κωδικοποιημένη διαμόρφωση, η ακόλουθη διαδικασία εκτελείται για να αναζωογονήσει την επίδειξη:

  1. Η μετατόπιση δάγκωσε μηδέν από τις κόκκινες, πράσινες, και μπλε τιμές κάθε εικονοκυττάρου για τις σειρές 0 και 16 στους οδηγούς στηλών.
  2. Βεβαιώστε το σήμα απαλοιφής στο κενό η επίδειξη.
  3. Θέστε τη διεύθυνση που εισάγεται σε 0.
  4. Κλείστε το περιεχόμενο των καταλόγων μετατόπισης των οδηγών στηλών με το μάνταλο στους καταλόγους παραγωγής των οδηγών στηλών χρησιμοποιώντας το σήμα ΣΥΡΤΩΝ.
  5. Deassert το σήμα απαλοιφής στις σειρές 0 και 16 επίδειξης.
  6. Περιμένετε κάποιο χρονικό διάστημα, Ν.
  7. Επαναλάβετε την ανωτέρω διαδικασία για το επόμενο υψηλότερο κομμάτι διαταγής των στοιχείων χρώματος στην ίδια σειρά. Στο βήμα 6, περιμένετε δύο φορές τον προηγούμενο χρόνο καθυστέρησης. Επαναλάβετε αυτήν την διαδικασία για κάθε κομμάτι των στοιχείων χρώματος, που διπλασιάζουν το χρόνο καθυστέρησης μετά από να επιδείξει κάθε διαδοχικό κομμάτι.
  8. Επαναλάβετε την ανωτέρω διαδικασία για κάθε ένα από τα ζευγάρια των σειρών στην επίδειξη.
  9. Επαναλάβετε την ολόκληρη διαδικασία τουλάχιστον 100 έως 200 φορές για να αποτρέψετε ανά δευτερόλεπτο το τρεμούλιασμα.

Σημειώστε ότι στις πραγματικές εφαρμογές, η διαδικασία τα στοιχεία εικονοκυττάρου στους καταλόγους μετατόπισης στο βήμα 1 γίνεται συνήθως κατά τη διάρκεια του χρόνου αναμονής στο βήμα 6.

Η σφαιρική εξασθένιση επίδειξης μπορεί να εκτελεσθεί με την ποικιλία του χρονικού διαστήματος το σήμα απαλοιφής βεβαιώνεται ή εντός του χρονικού διαστήματος αναμονής, Ν. Παραδείγματος χάριν, η βεβαίωση του σήματος 25% απαλοιφής νωρίς θα οδηγήσει σε μια επίδειξη με μια φωτεινότητα 75% αντί 100%. Σημειώστε ότι κατά τη διάρκεια της σφαιρικής εξασθένισης, ο ίδιος το χρόνο αναμονής δεν κονταίνουν ή μόνο το σήμα απαλοιφής τροποποιείται για να βεβαιωθεί νωρίτερα από κανονικά θα ήταν.

Το FPGA

Το FPGA διασυνδέει το λογισμικό παραγωγής σχεδίων C++ που τρέχει στο BeagleBone μαύρη ΚΜΕ στην επιτροπή των οδηγήσεων. Το FPGA κάνει τη βαριά ανύψωση που απαιτείται για να αναζωογονήσει την επιτροπή των ολόκληρων οδηγήσεων για 200 φορές ανά δευτερόλεπτο. Αυτό αφήνει στο BeagleBone τη μαύρη ΚΜΕ ελεύθερη να παραγάγει τα σχέδια και να εκτελέσει άλλους στόχους.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 4. ΔιάγραμμαφραγμώντουσυστήματοςσυμπεριλαμβανομένουενόςδιαγράμματοςφραγμώντωνσημαντικώνλειτουργικώνφραγμώντουFPGA.

Όπως φαίνεται στο σχήμα 4 ανωτέρω, το λογισμικό που τρέχει στο Μαύρο BeagleBone παράγει τα σχέδια. Αυτά τα σχέδια ταΐζονται στο FPGA στον πίνακα LogiBone χρησιμοποιώντας το λεωφορείο GPMC SOC Tj. Αυτά τα σχέδια γράφονται σε μια μνήμη διπλός-λιμένων που χρησιμεύει ως ένας απομονωτής επίδειξης. Τελικά ένας ελεγκτής επίδειξης διαβάζει τα σχέδια από τη διπλή μνήμη λιμένων, μετατοπίζει τα στοιχεία στην επίδειξη, και επιτρέπει στους οδηγούς σειρών όπως απαιτούνται για να επιδείξει την εικόνα. Η ολόκληρη διαδικασία επαναλαμβάνεται για 200 φορές ανά δευτερόλεπτο και παράγει τη RGB εικόνα 32 X 32 με το χρώμα 12 μπιτ χωρίς οποιαδήποτε αλληλεπίδραση από την ΚΜΕ των Μαύρων BeagleBone.

Διεπαφή GPMC

SOC Tj καλεί μια προγραμματίσημη διεπαφή μνήμης γενικής χρήσης ελεγκτή το (GPMC) μνήμης. Αυτή η διεπαφή είναι εξαιρετικά εύκαμπτη. Μπορεί να λειτουργήσει και στους σύγχρονους και ασύγχρονους τρόπους και ο συγχρονισμός λεωφορείων είναι προγραμματίσημος στις αυξήσεις 10ns. Το λεωφορείο GPMC θα χρησιμοποιηθεί για να μεταφέρει τα στοιχεία εικονοκυττάρου από το λογισμικό στο Μαύρο BeagleBone στο FPGA στον πίνακα LogiBone.

Στο σύστημά μας, το GPMC διαμορφώνεται για να λειτουργήσει στην ασύγχρονους, πολλαπλασιασμένους διεύθυνση/τον τρόπο στοιχείων του. Σε αυτόν τον τρόπο, και η διεύθυνση και τα λεωφορεία στοιχείων είναι 16 μπιτ ευρείες. Αυτό επιτρέπει σε ένα ολόκληρο εικονοκύτταρο 12 μπιτ για να μεταφερθεί από την ΚΜΕ στο BBB στο FPGA στον πίνακα LogiBone σε έναν ενιαίο γράφει τη λειτουργία. Για περισσότερες πληροφορίες για τον ασύγχρονο, πολλαπλασιασμένο τρόπο του GPMC λειτουργίας, δείτε τα τμήματα το 7.1.3.3 .10.1.1 του τεχνικού εγχειριδίου αναφοράς μικροεπεξεργαστών ARM® cortex™-A8 AM335x.

Χρησιμοποιώ ένα ελαφρώς διαφορετικό κύκλωμα στο FPGA για να διασυνδέσω στο λεωφορείο GPMC από τα προγράμματα LogiBone αποθεμάτων. Είναι λίγο πιό αργό από το κύκλωμα αποθεμάτων VHDL, αλλά εγγυάται ότι κάθε ένας γράφει από την ΚΜΕ πέρα από το λεωφορείο GPMC δημιουργεί ακριβώς το ένα γράφει το σφυγμό στροβοσκόπιων στη διεπαφή καταλόγων μέσα στο FPGA. Επειδή είναι ελαφρώς πιό αργό από το κύκλωμα αποθεμάτων, απαιτεί τον τροποποιημένο συγχρονισμό λεωφορείων και έτσι ένα αρχείο οργάνωσης δέντρων συσκευών συνήθειας. Το σχήμα 5 κατωτέρω παρουσιάζει ότι ο συγχρονισμός λεωφορείων που χρησιμοποιεί την τροποποιημένη διεπαφή GPMC για να εκτελέσει γράφει στο FPGA. Το σχήμα 6 κατωτέρω παρουσιάζει συγχρονισμό λεωφορείων χρησιμοποιώντας την τροποποιημένη διεπαφή GPMC για να εκτελέσει διαβασμένη από το FPGA.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 5. Η προσομοίωση γράφει στο στόχο GPMC χρησιμοποιώντας τους τροποποιημένους συγχρονισμούς λεωφορείων.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 6. Προσομοίωση διαβασμένη από το στόχο GPMC που χρησιμοποιεί τους τροποποιημένους συγχρονισμούς λεωφορείων.

Διαβασμένη ή γράφει ότι η διεύθυνση είναι κλεισμένη με μάνταλο σε έναν προσωρινό κατάλογο εκμετάλλευσης στην αυξανόμενη άκρη του σήματος GPMC_ADVN και γράψτε το στοιχείο είναι στον προσωρινό κατάλογο εκμετάλλευσής του στη μειωμένη άκρη του σήματος GPMC_WEN. Αυτό απαιτεί το GPMC_ADVN και μια έκδοση των σημάτων στοιχείων GPMC_WEN ως ρολόγια. Τεχνικά, η χρησιμοποίηση των σημάτων στοιχείων ως ρολόγια είναι ακαθάριστη. Είναι πραγματικά τόσο ακαθάριστο, τα εργαλεία Xilinx θα παραγάγουν ένα λάθος για αυτόν τον όρο. Αλλά μπορείτε να θέσετε μια εξαίρεση στο αρχείο UCF για τα επηρεασθείσες δίχτυα και τη σύνθεση δύναμης για να συνεχιστείτε. Θα ήταν πολύ καλύτερο να χρησιμοποιηθεί το GPMC στο σύγχρονο τρόπο του, αλλά αυτή η τεχνική είναι αρκετά καλή για ένα FPGA έως ότου έχω το χρόνο να χτίσω μια σύγχρονη έκδοση της διεπαφής, ένα σύγχρονο πρότυπο λεωφορείων GPMC για την προσομοίωση, και να μάθω πώς να τροποποιήσω το δέντρο συσκευών περαιτέρω.

Εκτός από να κλείσει τη διεύθυνση με το μάνταλο και γράψτε τις τιμές στοιχείων στους καταλόγους εκμετάλλευσης, το GPMC_CSN, GPMC_WEN, και τα σήματα ελέγχων GPMC_OEN καταχωρούνται και παρουσιάζονται στην περιοχή ρολογιών 100MHz του FPGA. Μιά φορά στην περιοχή ρολογιών του FPGA, το WEN και τα σήματα OEN είναι περιορισμένα με το σήμα CSN και η άκρη που ανιχνεύεται για να ανιχνεύσει γράφει στο στόχο GPCM και διαβάζει από το στόχο GPMC. Όταν διαβάζει ή γράψτε ότι ανιχνεύεται, το περιεχόμενο της διεύθυνσης και γράψτε οι κατάλογοι εκμετάλλευσης στοιχείων συλλαμβάνονται στους καταλόγους στην περιοχή ρολογιών 100MHz του FPGA.

Ο αρχικός λόγος να επιβραδυνθεί το λεωφορείο GPMC εναντίον του αρχείου οργάνωσης δέντρων συσκευών αποθεμάτων ήταν να τεντωθεί ο χρόνος ότι κάθε ένα από αυτά τα σήματα ελέγχου είναι χαμηλό ή υψηλό τουλάχιστον σε 30ns για να εγγυηθεί ότι οι άκρες των σημάτων θα μπορούσαν να ανιχνευθούν στην περιοχή ρολογιών 100MHz του FPGA. Αυτό επίσης εγγυήθηκε ότι η διεύθυνση και τα στοιχεία θα ήταν σταθερές στους καταλόγους εκμετάλλευσής τους πρίν κινούν το περιεχόμενο εκείνων των καταλόγων στους καταλόγους διευθύνσεων και στοιχείων που χρονομετριούνται στην περιοχή ρολογιών 100MHz του FPGA.

Τα αποτελέσματα του στόχου GPMC είναι ένα λεωφορείο ότι καλώ το αργό λεωφορείο. Το αργό λεωφορείο συνδέει το στόχο GPMC με τη διεπαφή καταλόγων του FPGA. Το σχήμα 7 παρουσιάζει ένα παράδειγμα που το αργό λεωφορείο γράφει τη λειτουργία. Το σχήμα 8 παρουσιάζει σε ένα παράδειγμα αργή διαβασμένη λεωφορείο λειτουργία.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 7. Η προσομοίωση ενός αργού λεωφορείου γράφει.

sb_addr, sb_wr, και sb_wr_data θα ισχύσει για ακριβώς έναν ενιαίο σφυγμό ρολογιών 100MHz κάθε φορά που γράψτε εμφανίζεται στο λεωφορείο GPMC. Όταν η διεπαφή καταλόγων βλέπει sb_wr που βεβαιώνεται, γράφει το sb_wr_data στον κατάλογο στο sb_addr.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 8. Προσομοίωση ενός αργού λεωφορείου που διαβάζεται.

sb_addr και sb_rd θα ισχύσει για ακριβώς έναν ενιαίο σφυγμό ρολογιών 100MHz κάθε φορά που εμφανίζεται διαβασμένη στο λεωφορείο GPMC. Η διεπαφή καταλόγων βλέπει sb_rd που βεβαιώνεται έπειτα πρέπει να επιστρέψει την αξία του καταλόγου στη διεύθυνση sb_addr στο λεωφορείο sb_rd_data στον πολύ επόμενο κύκλο ρολογιών.

Διεπαφή καταλόγων

Η διεπαφή καταλόγων εφαρμόζεται στον κορυφαίο του FPGA Verilog. Η διεπαφή καταλόγων καθορίζει την άποψη που το λογισμικό έχει του FPGA. Πίνακας 1 κάτωθι κατάλογοι οι κατάλογοι στο FPGA.

Διεύθυνση FPGA Διεύθυνση SOC BBB Όνομα Περιγραφή
0x0000 0x0000 R/W κανονισμός 1 δοκιμής Ανάγνωσης-γραφής κατάλογος δοκιμής. Γράψτε οποιαδήποτε αξία σε αυτόν τον κατάλογο. Διαβάζει επιστροφής προηγουμένως γραπτού την αξία.
0x0001 0x0002 R/W κανονισμός 2 δοκιμής Ανάγνωσης-γραφής κατάλογος δοκιμής. Γράψτε οποιαδήποτε αξία σε αυτόν τον κατάλογο. Διαβάζει επιστροφής προηγουμένως γραπτού την αξία.
0x0002 0x0004 R/W κανονισμός 3 δοκιμής Ανάγνωσης-γραφής κατάλογος δοκιμής. Γράψτε οποιαδήποτε αξία σε αυτόν τον κατάλογο. Διαβάζει επιστροφής προηγουμένως γραπτού την αξία.
0x0003 0x0006 R/W κανονισμός 4 δοκιμής Ανάγνωσης-γραφής κατάλογος δοκιμής. Γράψτε οποιαδήποτε αξία σε αυτόν τον κατάλογο. Διαβάζει επιστροφής προηγουμένως γραπτού την αξία.
0x0004 0x0008 Μόνο ανάγνωσης κανονισμός 1 δοκιμής Μόνο ανάγνωσης κατάλογοι δοκιμής. Διαβάζει σκληρός-κωδικοποιημένες τις επιστροφή τιμές. Δείτε RTL για τις επιστρεφόμενες τιμές.
0x0005 0x000a Μόνο ανάγνωσης κανονισμός 2 δοκιμής Μόνο ανάγνωσης κατάλογοι δοκιμής. Διαβάζει σκληρός-κωδικοποιημένες τις επιστροφή τιμές. Δείτε RTL για τις επιστρεφόμενες τιμές.
0x0006 0x000c Μόνο ανάγνωσης κανονισμός 3 δοκιμής Μόνο ανάγνωσης κατάλογοι δοκιμής. Διαβάζει σκληρός-κωδικοποιημένες τις επιστροφή τιμές. Δείτε RTL για τις επιστρεφόμενες τιμές.
0x0007 0x000e Μόνο ανάγνωσης κανονισμός 4 δοκιμής Μόνο ανάγνωσης κατάλογοι δοκιμής. Διαβάζει σκληρός-κωδικοποιημένες τις επιστροφή τιμές. Δείτε RTL για τις επιστρεφόμενες τιμές.
0x0008 0x0010 Επιδείξτε τον κατάλογο διευθύνσεων απομονωτών Γράφει σε αυτόν τον κατάλογο καθορισμένο το δείκτη διευθύνσεων απομονωτών επίδειξης. Ο δείκτης διευθύνσεων απομονωτών επίδειξης δείχνει τη θέση στη μνήμη απομονωτών επίδειξης που θα τροποποιηθεί όταν γράφεται μια αξία εικονοκυττάρου στον κατάλογο στοιχείων απομονωτών επίδειξης. Δείτε το τμήμα απομονωτών επίδειξης του παρόντος εγγράφου για τη ρύθμιση των εικονοκυττάρων στη μνήμη.
0x0009 0x0012 Επιδείξτε τον κατάλογο στοιχείων απομονωτών Το γράψιμο μιας αξίας εικονοκυττάρου σε αυτόν τον κατάλογο γράφει την αξία εικονοκυττάρου στον απομονωτή επίδειξης στη διεύθυνση που δείχνεται από το δείκτη διευθύνσεων απομονωτών επίδειξης. Αφότου γράφει κάθε ένας, ο δείκτης διευθύνσεων απομονωτών επίδειξης αυξάνεται από έναν για να δείξει στο επόμενο εικονοκύτταρο στον απομονωτή επίδειξης.
0x000a 0x0014 Επίλεκτος κατάλογος απομονωτών επίδειξης 0 επιλέγουν τον απομονωτή 0 για την επίδειξη 1 επιλέγει τον απομονωτή 1 για την επίδειξη Διαβάζει την επιστροφή που ο απομονωτής επιδεικνύεται αυτήν την περίοδο.

Πίνακας 1. Κατάλογοι FPGA.

Απομονωτές επίδειξης

Οι απομονωτές επίδειξης είναι εφαρμοσμένοι usinx κριοί φραγμών Xilinx που διαμορφώνονται ως μνήμες διπλός-λιμένων με ασύγχρονη διαβασμένη και γράφουν τους λιμένες. Το πρώτο RAM περιέχει τους απομονωτές 0 και 1 επίδειξης για το τοπ μισό της επίδειξης. Το δεύτερο RAM περιέχει τους απομονωτές 0 και 1 επίδειξης για το κατώτατο μισό της επίδειξης. Η δόμηση των μνημών για να περιέχει τη μισή επίδειξη κάθε μια επιτρέπει στα εικονοκύτταρα στις σειρές 0 έως 15 για να διαβαστεί από τη μνήμη στο ακριβές ίδιο ρολόι ότι τα εικονοκύτταρα στις σειρές 16 έως 31 διαβάζονται από τη μνήμη.

Ο απομονωτής 0 επίδειξης βρίσκεται στη διεύθυνση 0x0000. Ο απομονωτής 1 επίδειξης βρίσκεται στη διεύθυνση 0x0400. Κάθε απομονωτής επίδειξης περιέχει 1024 RGB τιμές 12 μπιτ που τακτοποιούνται ως 32 σειρές 32 στηλών. Μέσα σε κάθε απομονωτή επίδειξης, το τοπ-αριστερό εικονοκύτταρο αποθηκεύεται στο όφσετ 0, το κατώτατος-σωστό εικονοκύτταρο αποθηκεύεται στο όφσετ 0x3ff. Τα κομμάτια 4 έως 0 του όφσετ εικονοκυττάρου είναι 0x00 για τα εικονοκύτταρα στη leftmost στήλη στην επίδειξη τα κομμάτια 4 έως 0 του όφσετ εικονοκυττάρου είναι 0x1F για τα εικονοκύτταρα στη δεξιά στήλη.

Τα εικονοκύτταρα αποθηκεύονται στη μνήμη ως RGB τιμές 12 μπιτ. Αυτές οι τιμές αποθηκεύονται σωστός-. Τα κομμάτια 11 έως 8 είναι το κόκκινο επίπεδο εικονοκυττάρου, τα κομμάτια 7 έως 4 είναι το πράσινο επίπεδο, και τα κομμάτια 3 έως 0 είναι το μπλε επίπεδο.

Οδηγός επίδειξης

Ο οδηγός επίδειξης διαβάζει τις τιμές εικονοκυττάρου από τη μνήμη, μετατοπίζει εκείνες τις τιμές στην επίδειξη, και τους κύκλους μέσω των σειρών της επίδειξης για να εφαρμόσει όπως απαιτείται τη δυαδικά κωδικοποιημένη διαμόρφωση όπως περιγράφεται θεωρητικά του τμήματος λειτουργίας του παρόντος εγγράφου. Ο οδηγός επίδειξης εφαρμόζεται ως κρατική μηχανή. Κάθε κράτος εφαρμόζει ένα βήμα αναζωογονεί τη διαδικασία. Όταν εκείνο το βήμα είναι πλήρες, η κρατική μηχανή κινείται προς το επόμενο βήμα στη διαδικασία.

Το σχήμα 9 κατωτέρω παρουσιάζει κυματοειδή προσομοίωσης για τα αποτελέσματα ελέγχου και στοιχείων για την αξία τριών σειρών των στοιχείων επίδειξης. Η βασική διαδικασία είναι στο κενό που η επίδειξη, σύρτης στα προηγουμένως μετατοπισμένα στοιχεία, ενημερώνει τη σειρά επιλέγει, unblank η επίδειξη, μετατόπιση στο επόμενο σύνολο στοιχείων εικονοκυττάρου, και περιμένει έπειτα ένα χρονόμετρο αναπροσαρμογών να λήξει. Αυτό επαναλαμβάνεται τέσσερις φορές για κάθε σειρά. Εάν εξετάσετε την παραγωγή απαλοιφής, θα παρατηρήσετε ότι η χαμηλή περίοδός της διπλασιάζεται τρεις φορές εντός της περιόδου παραγωγής για κάθε σειρά επίδειξης. Αυτό είναι το αποτέλεσμα της χρησιμοποίησης της δυαδικά κωδικοποιημένης διαμόρφωσης για να ποικίλει την ένταση κάθε εικονοκυττάρου.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 9. Κυματοειδή προσομοίωσης για τις συνδέσεις παραγωγής στοιχείων επίδειξης.

Το λογισμικό

Το λογισμικό επίδειξης χρησιμοποιεί τη συσκευή του /dev/logibone_mem για να επικοινωνήσει με το FPGA. Ο οδηγός για αυτήν την συσκευή είναι μέρος της εικόνας LogiBone Ubuntu αποθεμάτων και η φορτώσιμη ενότητα πυρήνων της εγκαθίσταται από το τροποποιημένο χειρόγραφο κοχυλιών οργάνωσης δέντρων συσκευών που συμπεριλαμβάνεται στην αποθήκη GitHub για την επιτροπή των οδηγήσεων. (Πιό σε αυτό το θέμα σε ένα πιό πρόσφατο τμήμα.) Αυτός ο οδηγός χαρτογραφεί τους καταλόγους στο FPGA σε μια μερίδα του χώρου διευθύνσεων BBB ΚΜΕ χρησιμοποιώντας το GPMC. Το GPMC χαρτογραφεί κανονικά τη μνήμη στο χώρο διευθύνσεων της ΚΜΕ. Επειδή FPGA μας μοιάζει με μια μνήμη στο λεωφορείο GPMC, οι κατάλογοί του μπορούν να χαρτογραφηθούν στο χώρο διευθύνσεων ΚΜΕ επίσης. Αρκετά δροσερός. Κανένα SPI, I2C, κ.λπ. ακριβώς γρήγορα παράλληλες προσβάσεις μεταξύ της ΚΜΕ και του FPGA. Αυτό το μνήμη-ταξινομικό διάστημα μπορεί έπειτα να προσεγγιστεί με το άνοιγμα της συσκευής του /dev/logbone_mem χρησιμοποιώντας την ανοικτή κλήση λειτουργίας βιβλιοθηκών Γ και διαβάζει και γράφει σε έναν κατάλογο στο FPGA μπορεί να εκτελεσθεί χρησιμοποιώντας τις κλήσεις λειτουργίας βιβλιοθηκών pread και pwrite Γ.

Το σχήμα 10 κατωτέρω είναι ένα διάγραμμα φραγμών του σωρού λογισμικού επίδειξης. Στο λογισμικό επίδειξης, ο κεντρικός αγωγός ανοίγει τη συσκευή του /dev/logibone_mem, γεμίζει τη σφαιρική μνήμη απομονωτών, gLevels, με όλο το Μαύρο, και καλεί έπειτα WriteLevels για να γράψει το σφαιρικό απομονωτή στην επίδειξη και να καθαρίσει την επίδειξη. Μόλις καθαριστεί η επίδειξη, η κύρια λειτουργία instantiates μια υποκατηγορία σχεδίων/ζωτικότητας όπως ένας ακτινοβολώντας κύκλος, ένας θόρυβος perlin, ή colorwash μια υποκατηγορία. Αυτή η υποκατηγορία προέρχεται από μια γενική κατηγορία βάσεων σχεδίων.

Η γενική κατηγορία βάσεων σχεδίων χρησιμοποιεί έναν κατασκευαστή για να θέσει το ύψος και το πλάτος του σχεδίου που παράγει. Οι παραγόμενες κατηγορίες μπορούν να προσθέσουν τα επιχειρήματά τους στους κατασκευαστές τους. Η κατηγορία βάσεων έχει επίσης δύο καθαρές εικονικές λειτουργίες μελών, init και επόμενος, τις οποίες οποιεσδήποτε παραγόμενες κατηγορίες πρέπει να εφαρμόσουν. Η λειτουργία init προετοιμάζει ένα σχέδιο που επιδεικνύεται για πρώτη φορά. Επαναρύθμισε χαρακτηριστικά οποιεσδήποτε κρατικές πληροφορίες πίσω στην έναρξη του σχεδίου. Η επόμενη λειτουργία υπολογίζει το επόμενο πλαίσιο του σχεδίου και γράφει ότι το πλαίσιο στα σφαιρικά gLevels αποθηκεύει.

Αφότου instantiated ο κεντρικός αγωγός η υποκατηγορία σχεδίων, καλεί της υποκατηγορίας init funciton. Ο κεντρικός αγωγός εγκαθιστά έπειτα ένα χρονόμετρο που εκτελεί σε 50Hz και πηγαίνει στον ύπνο. Όταν το χρονόμετρο λήγει, μια λειτουργία χειριστών χρονομέτρων καλείται. Η λειτουργία χειριστών χρονομέτρων καλεί WriteLevels για να γράψει το προηγουμένως υπολογισμένο πλαίσιο στα gLevels στον επόμενο διαθέσιμο απομονωτή επίδειξης στο FPGA και καθιστά εκείνο τον απομονωτή επίδειξης ενεργό. Γράφει στους απομονωτές επίδειξης FPGA εκτελείται χρησιμοποιώντας τους καταλόγους που τεκμηριώνονται στον κατάλογο Interfacesection του παρόντος εγγράφου.

Αφότου έχει ολοκληρώσει WriteLevels, η λειτουργία χειριστών χρονομέτρων καλεί την επόμενη λειτουργία μελών του σχεδίου. Η επόμενη λειτουργία παράγει το επόμενο πλαίσιο στη ζωτικότητα, γράφει εκείνο το πλαίσιο στα gLevels, και επιστροφή-χωρίς κλήση WriteLevels. Οι ύπνοι χειριστών χρονομέτρων έπειτα μέχρι την επόμενη φορά το χρονόμετρο λήγουν. Με την κλήση WriteLevels πριν από το callingnext, το χρονικό διάστημα μεταξύ των επιδειχθε'ντων πλαισίων δεν θα ποικίλει ακόμα κι αν το χρονικό διάστημα που επόμενος παίρνει για να εκτελέσει ποικίλλει μεταξύ των πλαισίων.

Για οι ζωτικότητες τρέχουν ομαλά, η λειτουργία χειριστών χρονομέτρων πρέπει να ολοκληρώσει την εκτέλεση προτού να λήξει έπειτα το χρονόμετρο. Αυτό σημαίνει ότι κάθε πλαίσιο στη ζωτικότητα πρέπει να πάρει λιγότερο από κατά προσέγγιση 20ms για να υπολογίσει.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 10. Διάγραμμα φραγμών του σωρού λογισμικού επίδειξης.

Σύνδεση του υλικού

Η επίδειξη απαιτεί μόνο μια σύνδεση στοιχείων στον πίνακα LogiBone FPGA και μια σύνδεση δύναμης σε μια παροχή ηλεκτρικού ρεύματος +3.3V για να λειτουργήσει. Αυτές οι συνδέσεις είναι λεπτομερείς στα τμήματα κατωτέρω.

Συνδέσεις στοιχείων επίδειξης

Σχήμα 11 κάτωθι κατάλογοι οι συνδέσεις μεταξύ των συνδετήρων PMOD και του συνδετήρα εισαγωγής στοιχείων της επίδειξης. Θα πρέπει να κάνετε το σύνολο 16 συνδέσεων μεταξύ του πίνακα LogiBone και της επιτροπής επίδειξης. Δέκα τρεις από αυτούς είναι συνδέσεις στοιχείων τρεις από αυτούς συντρέχουν λόγοι. Μπορείτε είτε να χρησιμοποιήσετε τα καλώδια αλτών είτε τον πίνακα προσαρμοστών PMOD--επίδειξης. Εάν χρησιμοποιήσετε τα καλώδια αλτών, η καλωδίωση θα κοιτάξει κάτι σαν το σχήμα 12. Με τον πίνακα προσαρμοστών, θα κοιτάξει κάτι σαν το σχήμα 13. Σημειώστε ότι οι καρφίτσες των συνδετήρων PMOD είναι αριθμημένες διαφορετικά από οι διπλές επιγραφές σειρών είναι κανονικά αριθμημένες.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 11. Καρφίτσα συνδετήρων PMOD outs, συνδέσεις μεταξύ των συνδετήρων PMOD και ο συνδετήρας εισαγωγής επίδειξης, και η καρφίτσα συνδετήρων επίδειξης έξω.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 12. Πίνακας LogiBone FPGA που συνδέεται με την επιτροπή των RGB οδηγήσεων που χρησιμοποιεί τα καλώδια αλτών.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

 

Σχήμα 13. Ο πίνακας LogiBone FPGA σύνδεσε με την επιτροπή των RGB οδηγήσεων χρησιμοποιώντας τον πίνακα προσαρμοστών PMOD--επίδειξης.

Σύνδεση παροχής ηλεκτρικού ρεύματος επίδειξης

Μόλις συνδεθούν τα σήματα στοιχείων, κάνετε τη σύνδεση παροχής ηλεκτρικού ρεύματος στην επίδειξη. Το σχήμα 14 κατωτέρω παρουσιάζει τα βασικά. Χρησιμοποιώντας τον προσαρμοστή γρύλων ΣΥΝΕΧΩΝ βαρελιών, συνδέστε το θετικό τερματικό της παροχής ηλεκτρικού ρεύματος με το κόκκινο καλώδιο του λουριού καλωδίων και συνδέστε το αρνητικό τερματικό της παροχής ηλεκτρικού ρεύματος με το μαύρο καλώδιο του λουριού καλωδίων. Πρίν συνδέει το λουρί καλωδίων με την επίδειξη, χρησιμοποιήστε έναν μετρητή βολτ για να ελέγξετε την πολικότητα των συνδέσεων. Μόλις ελέγξετε την πολικότητα, αποσυνδέστε τη δύναμη και συνδέστε το λουρί καλωδίων με την επίδειξη.

Άφησα lugs φτυαριών στο λουρί καλωδίων επειδή προγραμματίζω στη χρησιμοποίηση της επίδειξης σε ένα μεγαλύτερο πρόγραμμα και δεν θέλω να τα αφαιρέσω έως ότου είμαι βέβαιος ότι δεν τα χρειάζομαι στο μεγαλύτερο πρόγραμμα. Εάν αφήνετε lugs φτυαριών επάνω επίσης, να είστε προσεκτικός αυτοί όχι τυχαία απότομα σε οποιαδήποτε άλληδήποτε ηλεκτρονική. Να θελήσετε να τους τυλίξετε με την ηλεκτρική ταινία ακριβώς για σιγουριά. Εάν δεν χρειάζεστε ή δεν θέλετε τους συνδετήρες φτυαριών, αισθανθείτε ελεύθερος να κόψει τους μακριά, τη λουρίδα λίγο της μόνωσης από τα καλώδια, και να τους συνδέσει άμεσα με τον προσαρμοστή γρύλων ΣΥΝΕΧΩΝ βαρελιών.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Σχήμα 14. Σύνδεση της παροχής ηλεκτρικού ρεύματος με την επιτροπή των RGB οδηγήσεων που χρησιμοποιεί έναν θηλυκό προσαρμοστή γρύλων ΣΥΝΕΧΏΝ βαρελιών.

ενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλώνενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλώνενότητα επίδειξης 64 X 64 εικονοκυττάρων P2.5 P3 P4 εσωτερικών πλήρων οδηγήσεων χρώματος χωρίς χρησιμοποίηση του καλωδίου κορδελλών

Στοιχεία επικοινωνίας
Leeman Display Technology Limited

Υπεύθυνος Επικοινωνίας: Leeman

Στείλετε το ερώτημά σας απευθείας σε εμάς (0 / 3000)

Άλλα προϊόντα